

(11)Publication number:

07-181916

(43) Date of publication of application: 21.07.1995

(51)Int.CI.

G09G 3/30

(21)Application number: 05-345611

(71)Applicant: FUTABA CORP

(22)Date of filing:

22.12.1993


(72)Inventor: TANAKA MITSURU

# (54) DRIVING CIRCUIT OF DISPLAY DEVICE

(57)Abstract:

PURPOSE: To obtain a wider dynamic range with a small number of gradations.

CONSTITUTION: The driving circuit of display device is equipped with a shift register 8a and a latch circuit 8b which convert K bits of M-bit (M=K+L) pixel data inputted as digital data of a serial signal into a parallel signal by horizontal lines, a comparison part 8c and a gate part 8e which impose pulse—width—modulate the image data converted into the parallel signal, a ROM 8g which stores correction data corresponding to the value of L bits of the pixel data, a high voltage selection part 8h which selects and outputs a voltage value for the pulse amplitude modulation according to the correction data in the ROM 8g, and a high—voltage buffer 8f which imposes pulse—amplitude—modulates the pulse—width—modulated pixel data with the voltage value selected by the high voltage selection part 8h.



# **LEGAL STATUS**

[Date of request for examination]

22.12.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japan Patent Office



## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平7-181916

(43)公開日 平成7年(1995)7月21日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 9 G 3/30

301

9378-5G

審査請求 未請求 請求項の数3 FD (全 9 頁)

(21)出願番号

特顏平5-345611

(22)出願日

平成5年(1993)12月22日

(71)出願人 000201814

双葉電子工業株式会社

千葉県茂原市大芝629

(72) 発明者 田中 満

千葉県茂原市大芝629 双葉電子工業株式

会社内


(74)代理人 弁理士 脇 篤夫 (外1名)

# (54) 【発明の名称】 表示装置の駆動回路

# (57)【要約】

【目的】 少ない階調数でより広いダイナミックレンジを実現する。

【構成】 シリアル信号のデジタルデータで入力される Mビット (M=K+L) の画素データのKビットを1水 平ライン毎にパラレル信号に変換するシフトレジスタ8 a 及びラッチ回路8bと、パラレル信号に変換された前記画像データをパルス幅変調する比較部8c及びゲート部8eと、前記画素データのLビットの値に対応した補正データが記憶されるROM8gと、ROM8gの補正データにしたがいパルス振幅変調を行なう電圧値を選択して出力する高電圧選択部8hと、パルス幅変調された前記画素データを高電圧選択部8hで選択された電圧値でパルス振幅変調する高電圧バッファ8fを備え表示装置の駆動回路を構成する。







#### 【特許請求の範囲】

【請求項1】 画像データとして入力されるMビット (M=K+L) の画素データからKビットをパルス幅変調するパルス幅変調手段と、

表示装置の発光特性を補正するために前記画像データの Lビットの値に対応した電圧値を選択して出力する電圧 選択手段と、

前記パルス幅変調手段でパルス幅変調されたパルス信号を前記電圧選択手段で選択された電圧値でパルス振幅変調するパルス振幅変調手段とを備え、

前記パルス振幅変調手段より出力される信号で電界放出 素子を制御して画像を表示することを特徴とする表示装 置の駆動回路。

【請求項2】 前記パルス幅変調された信号は電界放出 素子のゲート電極に加えるようにしたことを特徴とする 請求項1に記載の表示装置の駆動回路。

【請求項3】 電圧選択手段はA/D変換器によって構成されていることを特徴とする請求項1又は2に記載の表示装置の駆動回路。

### 【発明の詳細な説明】

## [0001]


【産業上の利用分野】本発明は、例えばテレビジョン受像機、パーソナルコンピュータ、医療機器、計測器、POS (Point Of Sales) システム等の情報端末の表示装置に用いられる電界放出型の発光素子の駆動回路に関するものである。

## [0002]

【従来の技術】平面状とされ面放出型の電界放出型カソード (FEC) により構築される電界放出型ディスプレイ (FED・・・Field Emission Display) のアドレッ 30シング方法は、電界放出素子のエミッタとゲート電極をマトリクス状に配線したX-Yマトリクス構造で、一般的な順次走査が行なわれる。

【0.003】図6(a)(b)に、その一例であるスピント(Spindt)型と呼ばれるFECを示す。この図の(a)は半導体加工技術を用いて作成したFECの斜視図であり、(b)は(a)図に示すA-Aの線で切断したFECの断面を示す図である。これらの図において、基板上にアルミニウム等の金属で形成されたカソード電極が設けられており、このカソード電極上にコーン状のエミッタが形成されている。カソード電極上にはさらに、SiO2 膜を介してゲート電極が設けられており、ゲート電極にあけられた開穴の中に上記エミッタが位置するようにしている。すなわち、このコーン状のエミッタの先端部分がゲート電極にあけられた穴から臨んでいる。

【0004】このコーン状のエミッタ間のピッチは10ミクロン以下とすることが出来るため、数万から数10万個のFECを1枚の基板上に設けることが出来る。さらに、ゲート電極とエミッタのコーンの先端との距離を50



【0005】図7はこのようなFEDの構成を示す斜視図である。このFEDにおいて、21は真空容器中に配置されている第1の基板を示し、この第1の基板21上にストライプ状に形成されたy1~ynはY電極としてのカソード電極を示している。このカソード電極y1~ynに対しては、後述するドライブパルスが供給されるカソード端子CT1~CTnが接続されている。

ードを利用してFEDを構築することができる。

【0006】また、x1~xmはX電極としてのゲート電極を示し、カソード電極y1~ynの上に絶縁体を介して、カソード電極y1~ynと直交するようストライプ状に形成されている。そして、ゲート電極x1~xmにはドライブパルスが供給されるゲート端子G1~Gm20が接続される。22は各ゲート電極x1~xmに形成されている穴であり、カソード電極y1~ynの上に形成されたコーン状のエミッタ(図6参照)から放出される電子が通過するために形成されるものである。

【0007】また、23は第1の基板21に対向して真空容器中に配置される第2の基板を示している。そして、この第2の基板23に形成されている24、24・・・はアノード電極であり、図のようにゲート電極x1~xmの位置に対応してストライプ状に配されている。また、それぞれのアノード電極24にはアノード引き出し電極Aが接続されている。なお、カラーディスプレイの場合はこのアノード引き出し電極AはR、G、Bの3原色に対応して3本引き出されることとなる。25は蛍光体でありアノード電極24においてゲート電極x1~xmと対向する側の面に設けられ、電子が衝突することによって励起される。

【0008】そこで、このFEDにより画像表示を行うための駆動方法の一例を概略的に説明する。第2の基板23に形成されたアノード電極24は、それぞれアノード引き出し電極Aによりほぼ一定の電圧が供給されている。一方、カソード電極(Y電極)y1~ynはそれぞれのカソード端子CT1~CTnに走査パルスが供給されて走査されることにより、各ストライプ状のカソード電極が順次選択されて駆動される。

【0009】そこで、アノード電極24を駆動するためにアノード引き出し電極Aに正のアノード電圧を印加した状態で、カソード端子CT1~CTnを順次走査していく。この時、ゲート端子G1~Gmには走査されるタイミングに応じて画像信号のデータに応じた電圧を印加すると、ゲート電極×1~×mカソード電極y1~ynの交点にあるFECブロックから放出される電子によっ

て、アノード電極24に設けられた蛍光体25の画素が 走査され、この画素はゲート端子G1~Gmに印加され た電圧に応じて発光制御されることとなり、このように して画像の1画面(1フィールド)が表示される。

【0010】ところで、この画像表示に対して明暗ある いは濃淡の構成具合を調整する階調制御を行なう方法 は、ゲート端子G1~Gmに印加される駆動パルスの印 加時間を制御するPWM (パルス幅変調) 駆動方式と、 ゲート端子G1~Gmに印加される駆動パルスの電圧値 を制御する PAM (パルス振幅変調) 駆動方式がある。 PWM駆動方式は、例えば図8 (a) (b) (c) に示 されているように駆動電圧の波形のパルス幅 twを制御 することにより階調が制御される。図9は階調数が例え ば16である場合の光量を摸式的に示す図であり、縦軸 方向にパルス電圧値HVcc、横軸方向にパルス幅が示 されている。Spは電圧値HVccと16段階のパルス 幅0、1/15tw、2/15tw、···twにより 決まる光量を示す。

【0011】図8 (a) に示されているパルス幅 tw · は、例えば図9に示されている1/15 twに相当し、 (b) のようにパルス幅 twが広がるにつれて、2/1 5 tw、3/15 tw、・・・14/15 twに示され ているように光量Spも増加するようになり、(c)に 示すパルス幅 twでは階調が最高輝度となる。

【0012】また、PAM駆動方式は、例えば図10 (a) (b) (c) に示されているように電圧値HV c cを制御することにより階調が制御される。図11は図 9と同様に階調数が例えば16である場合の光量を摸式 的に示す図である。この図でSvは16段階の電圧値  $0, 1/15HVcc, 2/15HVcc, \cdots HV 30$ ccとパルス幅twにより決まる光量を示す。図10

- (a) に示されている電圧値HVccは、例えば図11 に示されている1/15HVccに相当し、(b)のよ うに電圧値HVccが上昇するにつれて、2/15HV сс、3/15HVсс、···14/15HVсск 示されているように光量Svも増加するようになり、
- (c) に示されているように電圧値HVccでは階調が 最高輝度となる。

## [0013]

【発明が解決しようとする課題】ところで、図6に示し 40 たようなSpindt型FECは相互コンダクタンスが 大きく、駆動電圧に対して放出される電子流が指数的に 比例するために、素子特性のばらつき(素子の性能を示 す指数でプロセスに依存する値の違い) により、同じ駆 動電圧で駆動した場合でも各ドット毎に発光輝度が大き く異なり、画面の発光輝度の不均一が生じ正確な階調表 現が困難になる場合がある。前記したPWM駆動方式に よる階調表示は高速スイッチングによる消費電力の増加 が指摘されているが、輝度変調リニアリティーが悪化す ることはない。一方、PAM駆動方式では、動作点がF 50

EC素子のI・V(I=エミッション電流、V=駆動電 圧・・・カソード・エミッタ間の電位差) 特性曲線上を 移動するために、このFEC素子の特性が各ドット毎に 同じにならなければ、輝度変調リニアリティが悪化する ためにPWM駆動方式に比較して輝度の不均一が助長さ れやすいという問題がある。また、素子特性のばらつき を補正することは、予め測定した各ドットの輝度データ に基づき画像データの補正計算を行ない実際の表示デー タとすることができるが、PWM駆動方式では発光輝度 の低い表示データに合わせて補正しなければならず、補 正により表示可能な階調数が減少して、ダイナミックレ ンジの低い画像となってしまう。

【0014】さらに、ばらつき補正を行なう場合でも機 種によりばらつき特性が異なっており、それぞれの機種 に対応して好適なばらつき補正を行なう場合は階調数を 変更するなどの処置が必要であり、完全な補正を行なう ことは困難であった。

### [0015]

【課題を解決するための手段】本発明はこのような問題 点を解決するためになされたもので、画像データとして 入力されるMビット(M=K+L)の画素データからK ビットをパルス幅変調するパルス幅変調手段と、表示装 置の発光特性を補正するために前記画像データのLビッ トの値に対応した補正データが記憶されるメモリと、該 メモリの補正データに対応した電圧値を選択して出力す る高電圧選択手段と、前記パルス幅変調手段でパルス幅 変調されたパルス信号を前記高電圧選択手段で選択され た電圧値でパルス振幅変調するパルス振幅変調手段とを 備え、前記パルス振幅変調手段より出力される信号で電 界放出素子を走査して画像を表示するようになされてい る。また、前記パルス幅変調された信号は電界放出素子 のゲート電圧に加えられるようになされている。

## [0016]

【作用】階調駆動方法としてPAM駆動方式とPWM駆 動方式を併用することにより、少ない階調数でより広い ダイナミックレンジを実現することができるようにな る。特に振幅変調されたデータは、FECの特性のバラ ツキを補正するため使用することができる

#### [0017]

【実施例】以下、図1乃至図5にしたがい本発明の電界 放出素子の駆動回路の一実施例を説明する。まず、図1 に上記FEDを採用したディスプレイ装置の構成を回路 図として示す。この図において1はFEDであり図8に 示したと同様の構成のFEDが用いられているものであ る。なお、この図ではアノード電極24 (及び蛍光体2 5) とアノード引き出し電極Aは示されていないが、ア ノード電極24はゲート電極x1~xm上に配されてい るものとされ、アノード引き出し電極Aは後述するアノ ードドライバ9に対して接続されているものとされる。

また便宜上、以後カソード電極 y1 ~ yn はY電極、ゲ

20

ート電極 x1 ~ xm はX電極として名称を統一することにする。

【0018】2は画像データ信号が入力される画像入力端子を示す。3は画像入力回路であり、例えば画像入力端子2から供給された画像データ信号に基づいて画像表示の制御に必要なデータをCPU4に伝送すると共に、X走査ドライバ8とY走査ドライバ6を制御するための画像データをドライバコントローラ5に出力する等の動作をする。4は後述する画像表示走査に関する制御等の処理を行なうCPUである。5はドライバコントローラ 10であり、画像入力回路3からの画像データやCPU4による制御タイミングに従い、Y走査ドライバ6の走査電圧の印加タイミングとX走査ドライバ8の画像データに応じた信号の印加タイミングをコントロールする。またこの場合にはアノードドライバ9の電圧印加タイミングをコントロールすることも行っている。

【0019】6はY走査ドライバを示し、上述のドライバコントローラ5の制御に従って所定のタイミングで各Y電極(yl~yn)に対応するカソード端子CT1~CTnに走査電圧を出力する。

【0020】8はX走査ドライバであり、この場合にはドライバコントローラ5の制御に従って所定のタイミングで各X電極(x1~xm)に対応するゲート端子G1~Gmに画像データに応じた電圧を出力する。

【0021】9はアノードドライバであり実際にはFED1のアノード引き出し電極Aと接続されている。そして、ドライバコントローラ5の制御に従って所定のタイミングでアノード電極24を駆動するための正のアノード電圧を出力するものである。なお、アノード電極をベータに構成するときは(白黒画像)、このアノードドライバを省略することもできる。

【0022】次に本実施例におけるPAM駆動方式とPWM駆動方式を併用した階調制御について説明する。図2は図1に示したX走査ドライバ8の構成を示す図である。この図で8aはシリアルデータとして入力される画素データを1水平ライン分記憶するシフトレジスタを示す。前記シリアルデータにおいて一画素分のデータ長のビット数をM(M=K+L)ビットとすると、このシフトレジスタ8aにはPWM駆動用のKビットのデータが入力され、残りのLビットはPAM駆動用として後で説40明する高電圧選択部8hに入力される。本実施例では例えばK=4ビット、L=2ビットとして説明する。

 ぞれゲート部8 eに供給される。

【0024】ゲート部8eはKビットカウンタ8dがク リアされたあと、前記一致信号が出力されるまでの時間 をパルス幅とするゲート信号を形成し、このゲート信号 を高電圧バッファ部8 f に供給する。高電圧バッファ部 8 f は前記ゲート信号によってスイッチング制御される 複数のバッファアンプ8f1 、8f2 、8f3 ・・・8 f m を備え、このバッファアンプ8 f (1,2,3,·····m) の出力が各X電極にそれぞれ供給される。8 g は高電圧 バッファ部8fに供給される電圧値を設定するデータが 格納されているROMテーブル (又はRAMテーブル) であって、例えば前記Lビットのデータで読み出された ROMテーブル8gで指定された値の電圧が高電圧選択 部8hを介して前記高電圧バッファ部8fに供給され る。なお、Lビットのデータを直接A/D変換器によっ て電圧値に変換するようにしてもよい。そして、高電圧 選択部8hでは前記シリアルデータとして入力された画 素データのLビットのデータによって出力される電圧値 が選択され、高電圧バッファ部8 f の各バッファアンプ 8 f (1,2,3, ·····m) の駆動電圧として供給されること となる。

【0025】なお、高電圧選択部8h内にも、前記したシフトレジスタ8a、ラッチ回路8b、比較部8cに該当する回路を設けることによって、Lビットに対応する高電圧を選択し、水平方向に並ぶ各画素に対して補正すべき駆動電圧が与えられるようにしている。

【0026】以下、図3(a)~(h)に示した各クロ ック、出力データの波形を参照して上記した各機能回路 の動作について説明する。1水平ラインの画像データは 例えば6ビットで構成される1画素のうち4ビットがシ リアルデータ (e) として、シフトクロック (c) によ って順次シフトレジスタ8aに格納される。そして1水 平ライン、例えば320画素分の画像データはラッチ信 号によってパラレルデータとしてラッチ回路8bにラッ チされる。そして、1水平ライン毎のパラレルデータと して比較部8cに出力されるようになる。比較部8cで はラッチ回路8bの出力データ(4ビット)とKビット カウンタ8dのカウント値の比較がなされる。Kビット カウンタ8 d はクリアクロック (a) の立ち上がりによ り初期化された後にカウントアップされ、カウントデー タの値とラッチ回路8bの出力データの値が一致したと きにコンパレータ8c1 、8c2 、・・・8cm からゲ ート回路 8 e を介して出力データが出力される。すなわ ち、比較部8cの出力データが駆動パルスの印加時間 (パルス幅)であり、比較部8cとゲート回路8eによ るPWM変調により階調の印加時間が制御されるように なる。

【0027】一方、前記一画素のデータのうちLビットのデータも順次一水平ライン分が高電圧選択部8hに入力される。高電圧選択部8hは、この2ビットのデータ

に対応する階調電圧となる電圧値を各画像毎にROM8 gのデータに基づいて選択し、高電圧バッファ部8fの各バッファアンプ8f(1,2,3,・・・・・m)の駆動電圧となるように供給する。Lビットのデータは主ににFEDの表示特性(発光特性)を補正するためのデータであって、Mビットの中の例えば下位Lビットを割り当てる。そして、後で述べるようにこのLビットのデータによって画像面の表示むらやガンマ特性などを補正するようにしている。

【0028】このようにして高電圧選択部8hにより選 10 択された階調電圧値と、比較部8b及びゲート回路8e により得られた印加時間 (パルス幅) は高電圧バッファ 8 f の各バッファアンプを同時に制御し、例えば図3 (f) (g) (h) に示すような波形で駆動パルスが形 成される。(f)は例えば11番目のある画素をドライ ブする駆動パルスで電圧値がV1、パルス幅がW1 とな っていることを示す。また (g) は例えば23番目のあ る画素をドライブする駆動パルスで電圧値がV2、パル ス幅がW2 となっている。同様に (h) は例えば3F番 目の画像をドライブする駆動パルスの一波形例を示して 20 おり、電圧値がV3、パルス幅がW3となっていること を示す。本発明の場合は上記したように、駆動パルスを PWM変調とPAM変調を併用して求めることで、水平 ラインの各画素毎に電圧レベルV及び印加時間Wが異な る駆動パルスで階調駆動することができるようになる。 【0029】図4はPWM変調及びPAM変調により得 られる駆動パルスにより例えば16段階で階調駆動する 場合の光量変化の一例を摸式的に示す図であり、縦方向 に電圧レベル、横方向に印加時間を示し、この電圧レベ ルと印加時間から得られる光量はSpvで示されてい る。この図に示される階調段階数も図9、図11で説明 した場合と同様に16段階であるが、階調電圧値と印加 時間を同時に制御できるため、PWM変調、PAM変調 をそれぞれ行なっていた場合よりも、光量のダイナミッ クレンジが広がるようになる。またROM8gにメモリ されている電圧値選択データは任意に設定することもで きるので、階調数の設定を換えることなくFECの素子 特性のばらつきなどを同時に補正することができるよう になる。

【0030】特に、階調電圧値をモニタ画像のコントラ 40 スト特性を考慮して任意に設定することにより、例えば 図5に示されている、曲線A( $\gamma=1$ )、B( $\gamma=2$ )、C( $\gamma=0.5$ )のような輝度変調特性(ガンマ 補正)を任意に設定することができるようになり、例えばテレビジョン受像機などのモニタ装置においても高品位な画像表示を行なうことができるようになる。

【0031】なお、上記実施例はROMテーブルを使用して補正データに対応する電圧を出力しているが、Lビ

ットの画像データを電圧値に変換して直接パルス振幅変 調をを行うようにしてもよい。

#### [0032]

【発明の効果】以上、説明したように本発明の電界放出 素子の駆動回路はPWM階調制御とPAM階調制御を同 時に行なうことにより、駆動パルスの電圧値と印加時間 (パルス幅)を制御することができるようになり、同じ 階調数を表現する場合でも従来と比較して印加パルス幅 と電圧値の分割ステップ数を削減することができるよう になる。特に画像データの中の一部のデータによって駆 動電圧を設定することができることから、例えばFEC 等の素子特性のばらつきがあるような場合でも、そのF ECを使用した各ディスプレイ装置間のばらつきに対応 して、ROMテーブルを形成することにより、表示装置 の発光特性を均一化させることができるという効果があ る。また、同様にして輝度変調特性(ガンマ補正)も任 意に設定することができるのでテレビジョン受像機等の モニタ装置としても高品位な画像表示を行なうことがで きるようになる。

#### 0 【図面の簡単な説明】

【図1】本発明の実施例のディスプレイ装置の回路ブロックを示す図である。

【図2】本実施例のディスプレイ装置におけるX走査ドライバの回路ブロックを示す図である。

【図3】X走査ドライバにおける各種クロック及び出力 データの波形を示す図である。

【図4】本実施例の階調駆動による光量変化を摸式的に 示す図である。

【図5】本実施例のにおいて設定できるガンマ補正の一 30 例を示す図である。


【図6】スピント(Spindt)型の電界放出カソードを示す斜視図及び断面図である。

【図7】電界放出型ディスプレイの構成を示す図である


### 【符号の説明】

- 1 タブレット
- 6 Y走査ドライバ
- 8 X走査ドライバ
- 8 a シフトレジスタ
- 8 b ラッチ回路
- 8c 比較部
- 8 d Kビットカウンタ
- 8e ゲート部
- 8 f 高電圧バッファ
- 8 g ROM
- 8 h 高電圧選択部
- 8 i 増幅部

【図1】




(b)




8(X走査ドライバ)

ンフトクロック


【図3】




[図4]




【図10】




【図5】




【図7】



【図9】



#### 【図11】



## 【手続補正書】

【提出日】平成6年6月17日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図1】本発明の実施例のディスプレイ装置の回路ブロックを示す図である。

【図2】本実施例のディスプレイ装置におけるX走査ドライバの回路ブロックを示す図である。

【図3】X走査ドライバにおける各種クロック及び出力 データの波形を示す図である。

【図4】本実施例の階調駆動による光量変化を摸式的に 示す図である。

【図5】本実施例のにおいて設定できるガンマ補正の一 例を示す図である。

【図6】スピント (Spindt) 型の電界放出力ソードを示す斜視図及び断面図である。

【図7】電界放出型ディスプレイの構成を示す図である。

【図8】階調制御をPWM駆動方式で行う場合の駆動電 圧のパルス幅を模式的に示す図である。

【図9】図8に示した駆動電圧のパルス幅と光量の関係 を示す図である。

【図10】階調制御をPAM駆動方式で行う場合の駆動 電圧の電圧値を模式的に示す図である。

【図11】図10に示した駆動電圧の電圧値と光量の関係を示す図である。

## 【符号の説明】

- 1 タブレット
- 6 Y走査ドライバ
- 8 X走査ドライバ
- 8 a シフトレジスタ
- 8 b ラッチ回路
- 8 c 比較部
- 8 d Kビットカウンタ
- 8e ゲート部
- 8 f 高電圧バッファ
- 8 g ROM
- 8 h 高電圧選択部
- 8 i 増幅部